과제명: Low Latency Design of Error Correcting Codes for Ultra-High Speed Chip Interconnect
지원 기관: 삼성전자
연구 기간: 2021-06-01 ~ 2026-05-31